LatticeMico8

LatticeMico8



LatticeMico8
Concepteur Lattice Semiconductor
Bits 8
Libre Oui
Registres
Usage général 32

Le LatticeMico8 est un processeur softcore optimisé pour les FPGA et les CPLD de Lattice Semiconductor.

Caractéristiques

Combinant un jeu d'instructions de 18 bits et 32 registres à usage général, le LatticeMico8 est un modèle Verilog adapté à une grande variété de marchés, incluant la communication, les consommateurs, le domaine du médical,... Le cœur consomme peu de ressources matérielles (moins de 200 tables de correspondance dans sa plus petite configuration), tout en ayant de nombreuses utilisations.

Licence

Le LatticeMico8 est sorti sous un nouveau type de licence des IP core, la première du genre offerte par un fabricant de FPGA[réf. nécessaire]. Les principaux bénéfices de l'utilisation de cet IP open source sont une grande flexibilité, une portabilité accrue, et l'absence de coûts. Ce nouvel accord fournit les avantages de l'open source et permet aux utilisateurs de mélanger des composants propriétaires et des cœurs open source. De plus, cela permet une distribution des travaux et des codes au format du FPGA sans l'accompagner du texte de licence.


Caractéristiques

  • bus de données 8 bit
  • Instructions 18 bit
  • 32 registres à usage général
  • 32 Octets de mémoire scratch interne
  • Entrées/Sorties utilisant des "Ports" (jusqu'à 256 numéros de ports)
  • 256 Octets de mémoire scratch externe optionnelle
  • Deux cycles par instruction

Sources


Wikimedia Foundation. 2010.

Contenu soumis à la licence CC-BY-SA. Source : Article LatticeMico8 de Wikipédia en français (auteurs)

Игры ⚽ Нужно решить контрольную?

Regardez d'autres dictionnaires:

  • LatticeMico8 - 8-bit Microcontroller — The LatticeMico8 is an 8 bit microcontroller Soft Processor Core optimized for Field Programmable Gate Arrays (FPGAs) and Crossover Programmable Logic Device architectures from Lattice Semiconductor. Combining a full 18 bit wide instruction set… …   Wikipedia

  • Nios II — For School level education board in India, see National Institute of Open Schooling. Nios II Designer Altera Bits 32 bit Design RISC Endianness Little Open No …   Wikipedia

  • OpenRISC — is the original flagship project of the OpenCores community. This project aims to develop a series of general purpose open source RISC CPU architectures. The first (and currently only) architectural description is for the OpenRISC 1000,… …   Wikipedia

  • Nios embedded processor — For School level education board in India, see National Institute of Open Schooling. Nios was Altera s first configurable 16 bit embedded processor for its FPGA product line. For new designs, Altera recommends the 32 bit Nios II. It is now… …   Wikipedia

  • MicroBlaze — Designer Xilinx Bits 32 bit Version 8.20 Design RISC Encoding Fixed Endianness Big/Little …   Wikipedia

  • LatticeMico32 — Designer Lattice Semiconductor Bits 32 bit Introduced 2006 Design RISC Type Register Register Encoding Fixed 32 bit …   Wikipedia

  • DEC Alpha — Alpha Designer Digital Equipment Corporation Bits 64 bit Introduced 1992 Design RISC Type Register Register Encoding Fixed …   Wikipedia

  • GNU Compiler Collection — Cc1 redirects here. For other uses of CC1 or CC 1, see CC1 (disambiguation). GNU Compiler Collection Developer(s) GNU Project Initial release May 23, 1987 ( …   Wikipedia

  • Motorola 88000 — M88000 Designer Motorola Bits 32 bit Introduced 1988 Design RISC Type Register Register Encoding Fixed …   Wikipedia

  • ARM architecture — This article is about a computer processor architecture. For other uses, see ARM (disambiguation). Logo ARM Designer ARM Holdings Bits …   Wikipedia

Share the article and excerpts

Direct link
Do a right-click on the link above
and select “Copy Link”