Core (microarchitecture)

Pour les articles homonymes, voir Core et Intel Core.

Microarchitecture Core.

Core est une microarchitecture conçue par Intel. Le premier processeur à s'appuyer sur Core est le Conroe, vendu à partir de 2006.

Elle succède à la microarchitecture du Yonah (pour ordinateurs portables) et à NetBurst (pour ordinateurs de bureau et serveurs). Elle est en effet utilisée par toutes les gammes de processeurs vendus par Intel à l'époque, depuis le processeur pour ordinateur portable jusqu'au processeur Xeon pour serveur^[1].

En 2009, la microarchitecture Nehalem succède à Core.

Précisions sur le nom

« Core » est en anglais un nom commun souvent traduit par « cœur » et désignant en informatique une partie d'un circuit intégré pouvant à elle seule exécuter des instructions de microprocesseur.

La tendance à l'époque de la conception de cette microarchitecture était de réunir plusieurs parties identiques pouvant chacune exécuter des instructions de microprocesseur sur un même die (ou puce), constituant ainsi un bi-cœur (dual-core), un quadri-cœur (quad-core) ... Ceci peut expliquer le nom de cette architecture.

Conception

Les modèles de processeurs à base de NetBurst n'ayant pu continuer à évoluer en fréquence à cause d'une dissipation d'énergie trop importante, Intel préfère concevoir Core plutôt sur le modèle de la microarchitecture du Yonah, c'est-à-dire de sa microarchitecture pour ordinateurs portables de l'époque, plus efficace et moins consommatrice d'énergie. Elle a de plus une bonne image auprès des consommateurs, contrairement à NetBurst^[2].

Détails techniques

Les microprocesseurs à base de Core possèdent trois ALU qui permettent d'exécuter trois instructions à chaque cycle d'horloge pour certains types d'instructions, dont l'addition sur entiers^[3]. Ils possèdent également trois unités SSE dédiées aux opérations SIMD entières et flottantes^[3], une unité d'exécution out-of-order^[2], 64 kio (32 kio données + 32 kio instructions) de mémoire cache L1.

Le pipeline de traitement de Core est constitué de 14 étapes, soit deux de plus que la microarchitecture du Yonah, mais beaucoup moins que NetBurst. Cette faible profondeur implique un grand nombre d'opérations réalisées à chaque étape, et donc une fréquence d'horloge limitée^[2].

Parmi les nouveautés :

• « memory disambiguation » : prédiction des conflits mémoires à l'écriture/lecture (avec chargement-exécution anticipée si la prédiction ne prévoit pas de conflit) ;
• exécution SSE 128 bits en un cycle (2 cycles auparavant) ;
• macrofusion des instructions (accélère le décodage et le suivi des instructions SSE 128 bits) ;
• partage du cache L2 ;
• désactivation sélective des unités pour l'économie d'énergie.

Notes et références

1. ↑ Dossier « Intel Core 2 Duo », publié le 22 juin 2006, lire en ligne sur hardware.fr
2. ↑ ^{a, b et c} Dossier « Intel Core 2 Duo », publié le 22 juin 2006, p. 4, lire en ligne sur hardware.fr
3. ↑ ^{a et b} Dossier « Intel Core 2 Duo », publié le 22 juin 2006, p. 5, lire en ligne sur hardware.fr

Voir aussi

Liens externes

• Preview Intel Core 2 Duo sur clubic.com, publié le 4 juin 2006
• Dossier sur le Core 2 Duo sur hardware.fr, publié le 22 juin 2006
• (en) L'architecture Core sur arsTechnica.com
• (en) L'architecture Core sur realworldtech.com